|
题名:
|
数字系统设计与Verilog HDL shu zi xi tong she ji yu Verilog HDL / 王金明编著 , |
|
ISBN:
|
978-7-121-30097-4 价格： CNY49.90 |
|
语种:
|
chi |
|
载体形态:
|
11,390页 图 26cm |
|
出版发行:
|
出版地： 北京 出版社： 电子工业出版社 出版日期： 2016 |
|
内容提要:
|
本书根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述FPGA数字系统开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件、Verilog硬件描述语言等。全书以Quartus Prime、Synplify Pro软件为平台，以Verilog―1995和Verilog―2001语言标准为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能。 |
|
主题词:
|
数字系统 系统设计 |
|
主题词:
|
硬件描述语言 程序设计 |
|
中图分类法:
|
TP271 版次： 5 |
|
中图分类法:
|
TP312VH 版次： 5 |
|
主要责任者:
|
王金明 wang jin ming 编著 |
|
版次:
|
6版 |
|
索书号:
|
TP271/6 |